RTL 마이크로아키텍처: 파이프라인, 백프레셔, 프로토콜 계약

입력

• 트랜잭션 순서·처리율·지연 계약
• 버스트·오류·리셋·취소 의미
• 단계별 저장공간 및 하위 스톨 가정

작업

• 수락 조건, 응답 재정렬 가능 여부, 전송 시 확정되는 상태를 한 페이지 계약으로 작성합니다.
• 각 파이프라인 경계에 명시적 레지스터 또는 탄성 버퍼를 두고 최악의 예상 스톨에서 용량을 증명합니다.
• valid가 유지되는 동안 payload를 안정화하고 전송 완료 시에만 상태를 진행하며 백프레셔를 의도적으로 전파합니다.
• 리셋·플러시 우선순위와 수락됐지만 미응답인 작업의 처리를 정의하고 각 단계 경계에서 시험합니다.
• 인터페이스 변경이 데이터패스 정확성을 조용히 바꾸지 않도록 프로토콜 어댑터와 연산부를 분리합니다.

산출물

• 사이클 수준 단계·버퍼링 다이어그램
• 인터페이스 계약 및 리셋·플러시 표
• 지정 스톨·버스트·복구 테스트

주의할 점

• 모듈 사이에 조합 ready/valid 루프를 만드는 오류.
• 백프레셔 중 payload를 폐기하거나 변경하는 오류.

원문 출처

AMBA AXI Protocol Specification ↗
Arm · A2.3 Valid-Ready transport