DFT
물리·보안을 고려해 스캔을 계획하기
스캔 아키텍처, 테스트 접근, 타이밍, 물리 스티칭을 하나의 설계 결정으로 다룹니다. 오픈 플로우로 순서를 학습하되, 커버리지 목표·ATPG·프로토콜·메모리 BIST·양산 signoff는 프로그램별로 결정합니다.입력
- 클록·리셋 도메인과 테스트 모드 요구사항
- 스캔 가능 라이브러리 셀과 테스트 I/O 예산
- 테스트 접근에 대한 보안·라이프사이클 규칙
작업
- 클록 에지와 전력·테스트 정책으로 스캔 체인을 분할하고 클록 혼합 허용 여부를 의도적으로 결정합니다.
- 포트 동결 전에 최상위 계약에 scan-enable, scan-in/out, 테스트 클록, 리셋 동작을 확보합니다.
- 플롭 교체 후 배치 정보를 반영한 체인 계획을 사용하고, 스티칭 전에 체인 길이 균형과 긴 물리 홉을 점검합니다.
- 시뮬레이션/formal 검사에서 시프트·캡처 제약과 테스트 모드 격리를 검증하며 시크릿·NVM 주변의 안전 동작도 포함합니다.
- 체인 매니페스트를 작성해 명시적 도구·버전·waiver 출처와 함께 ATPG/테스트 담당자에게 전달합니다.
산출물
- 스캔 아키텍처와 최상위 테스트 포트 명세
- 배치된 스캔 체인 매니페스트와 연결성 보고서
- 테스트 모드 타이밍·격리 검토와 ATPG 인계 패키지
주의할 점
- 배치 전에 스티칭하면 피할 수 있는 배선 길이와 혼잡이 발생할 수 있습니다.
- 스캔 접근은 상태를 노출하거나 동작 중 로직을 교란할 수 있으므로 라이프사이클 제어 테스트 enable은 단순 편의가 아닌 아키텍처 요구사항입니다.
원문 출처
DFT: Design for Testing ↗
OpenROAD · Scan configuration, replacement, planning and stitching
Life Cycle Controller: Theory of Operation ↗
OpenTitan · DFT enable and test isolation