Skip to main content
VLSI Korea

CLOCK-RESET

CDC/RDC 및 클록·리셋 아키텍처

클록·리셋·전력 전환을 소유권과 확인 응답이 있는 아키텍처 인터페이스로 다룹니다. 동기화 단계 수와 제약은 기술·MTBF·플로우별 분석이 필요합니다.

입력

  • 클록·리셋·전력 도메인 목록과 관계
  • 크로싱 유형: 레벨·펄스·멀티비트 데이터·요청/응답
  • 부팅·클록 정지·웨이크·장애 복구 시퀀스

작업

  • 모든 클록 소스·게이트·리셋 소스·소비자·크로싱 담당자를 명명한 도메인 맵을 유지합니다.
  • 정보 유형별로 크로싱 프리미티브를 선택합니다. 안정적인 1비트 레벨은 동기화하고 펄스는 요청/확인응답, 멀티비트는 일관성 있는 프로토콜 또는 FIFO를 사용합니다.
  • 모든 도메인에 리셋 assertion·해제 의미를 명시하고 소비자 클록에 맞춰 해제하며 복구 동작을 검증합니다.
  • 정의된 enable 프로토콜과 상태·확인응답 경로로만 클록을 게이트하고 정지·웨이크 중 트랜잭션이 고립되지 않음을 증명합니다.
  • 구조적 CDC/RDC 분석을 실행한 뒤 각 결과를 의도·면제 근거·시뮬레이션/포멀 시나리오로 종결하며 도구 무출력만으로 끝내지 않습니다.

산출물

  • 버전 관리되는 도메인·크로싱 인벤토리
  • 리셋 해제 및 클록 게이팅 시퀀스 명세
  • 검토된 CDC/RDC 결과 및 시나리오 근거

주의할 점

  • 버스 각 비트를 독립 동기화하고 일관된 워드라고 가정하는 오류.
  • 대상 클록 또는 클록 오프 상태를 고려하지 않고 비동기 리셋을 해제하는 오류.

원문 출처

OpenTitan Comportability
OpenTitan · Peripheral Feature Details — Clocking

OpenTitan Reset Manager Theory of Operation
OpenTitan · Reset Consistency Checks; POR Reset Tree

OpenTitan Clock Manager Theory of Operation
OpenTitan · Reset Domains; Root Clock Gating and Interface with Power Manager